中興硬件筆試題2015

更新時間：2024-06-06 16:53:03 放假通知我要投稿

　　1、 SDH相關(guān)，光纖的歸一效率V的范圍

　　2、總線周期包含3個時鐘周期，每個總線周期可以傳輸32位數(shù)據(jù)，時鐘頻率為33Mbps，求總線帶寬

　　3、諧振功率放大器的集電極Vcc從0增大，功率放大器的狀態(tài)變化(過壓，臨界，欠壓排序)

　　多選題：

　　1、要想從抽樣信號中恢復(fù)出原有信號，應(yīng)滿足哪些條件?

　　2、 verilog中function和task的區(qū)別

　　3、 cache的刷新方式?

　　4、 MOS管與雙極管相比，有何優(yōu)點(diǎn)

　　5、常用封裝形式

　　6、VHDL中的關(guān)鍵字bus use now loop

　　7、網(wǎng)絡(luò)協(xié)議包含哪些層，考的應(yīng)該是ip協(xié)議在哪層?如何應(yīng)用?

　　8、Fpga的組成

　　9、mp3的數(shù)據(jù)格式

　　10、N型半導(dǎo)體摻的雜質(zhì) p 、b、sn

　　判斷題：

　　1、廣域網(wǎng)T1，T3標(biāo)準(zhǔn)，T1可以提供1.544Mbps的帶寬，T3可以提供45Mbps的帶寬

　　2、兩條平行線的差模、共模定義

　　3、verilog所有語句都能被綜合嗎?

　　問答題：

　　1.單片機(jī)的最小系統(tǒng)需要哪些東西

　　2.oc門電路和od門電路中的`oc，od指的是什么

　　3.為什么cpu的ram越大dsp的效率越高

　　4.fpga系統(tǒng)的設(shè)計流程

　　大題：

　　一、兩個8051，分別為A、B，實現(xiàn)A并行采集開關(guān)信號，A到B串行通信(2模式)，B并行輸出控制發(fā)光led，畫出其框圖。

　　二、用verilog編寫2分頻電路

　　中興軟件筆試題

　　20到單選，忘了多少道多選了，4個簡答題，2個編程題

　　1.1.寫一個類Point，然后派生一個Circle，圓要能移動，能求面積

　　1.2.寫strcpy()函數(shù)，這個大家都知道

　　2，給了兩個IP地址和子網(wǎng)掩碼，求網(wǎng)絡(luò)地址和主機(jī)地址

　　3，需求工程需要那些活動

　　4,簡述內(nèi)外調(diào)制的優(yōu)缺點(diǎn)

　　5,求一個信道的通信容量，帶寬3000Hz,噪聲為0，8進(jìn)制傳輸，

　　選擇題，涉及到操作系統(tǒng)，數(shù)據(jù)結(jié)構(gòu)，網(wǎng)絡(luò)，光學(xué)，單片機(jī)

【中興硬件筆試題2015】相關(guān)文章：